网页
资讯
视频
图片
知道
文库
贴吧
地图
采购
进入贴吧
全吧搜索
吧内搜索
搜贴
搜人
进吧
搜标签
日
一
二
三
四
五
六
签到排名:今日本吧第
个签到,
本吧因你更精彩,明天继续来努力!
本吧签到人数:0
一键签到
成为超级会员,使用一键签到
一键签到
本月漏签
0
次!
0
成为超级会员,赠送8张补签卡
如何使用?
点击日历上漏签日期,即可进行
补签
。
连续签到:
天 累计签到:
天
0
超级会员单次开通12个月以上,赠送连续签到卡3张
使用连续签到卡
03月20日
漏签
0
天
fpga吧
关注:
22,308
贴子:
69,856
看贴
图片
吧主推荐
游戏
2
回复贴,共
1
页
<<返回fpga吧
>0< 加载中...
ise 14.7里面用verilog怎么进行宏定义?
只看楼主
收藏
回复
境界的彼方
fpga小白
3
该楼层疑似违规已被系统折叠
隐藏此楼
查看此楼
RT
境界的彼方
fpga小白
3
该楼层疑似违规已被系统折叠
隐藏此楼
查看此楼
原来是`引号,不是'引号,已解决
深圳市米尔电子有限公司
米尔边缘AI计算盒计算卡FZ5基于XILINX XCZU5EV4核Cortex-A53融合
FPGA
开发板嵌入式AI兼容EasyDL,AI Studio,EasyEdge,智能安防工业检测医疗诊断无人机巡检批量化AI应用选择
2025-03-20 11:44
广告
立即查看
BlackDR
fpga小白
3
该楼层疑似违规已被系统折叠
隐藏此楼
查看此楼
`define
登录百度账号
扫二维码下载贴吧客户端
下载贴吧APP
看高清直播、视频!
贴吧页面意见反馈
违规贴吧举报反馈通道
贴吧违规信息处理公示